MEMORY DEVICE

Publication number: JP2003323352

Publication date:

2003-11-14

Inventor:

IGUCHI SHINYA; MARUYAMA JUNICHI; NAKAMURA

TAKESHI; KOSAKAI KENJI; TSUNODA MOTOYASU

Applicant:

HITACHI LTD

Classification:

- international:

G06F12/16; G11C16/02; G11C16/06; G11C29/00; G11C29/04; G06F12/16; G11C16/02; G11C16/06; G11C29/00; G11C29/04; (IPC1-7): G06F12/16;

G11C16/02; G11C16/06; G11C29/00

- european:

Application number: JP20020194084 20020703

Priority number(s): JP20020194084 20020703; JP20020048943 20020226


Report a data error here

Abstract of JP2003323352

PROBLEM TO BE SOLVED: To realize an efficient and quick defect substitution method in a nonvolatile memory and a volatile memory including a defective area.

SOLUTION: The nonvolatile or volatile memory, which mounts thereon a memory cell for recording values, a function of recording and managing a defect status included in the memory cell, and a function of interfacing the function with a host system, has a means for partitioning the memory cell into a plurality of areas and managing defects separately in each area, a means for referring to the management information to access a substitute for a defective area upon access by the host system, and a means for using the means to make the memory cell including defects apparently indefectible to the host system.

COPYRIGHT: (C)2004, JPO



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-323352 (P2003-323352A)

最終頁に続く

(43)公開日 平成15年11月14日(2003.11.14)


| (51) Int.Cl.7 | 識別記号 | ΡÍ | テーマコード(参考) |
|---------------|--|----------------|-----------------------|
| G 0 6 F 12/16 | 3 1 0 | G06F 12/16 | 310Q 5B018 |
| | | | 310A 5B025 |
| G 1 1 C 16/02 | | G11C 29/00 | 601C 5L106 |
| 16/06 | | 17/00 | 601E |
| 29/00 | 601 | • | 6 3 9 Z |
| | | 審査請求 未請求 | t 請求項の数15 OL (全 12 頁) |
| (21)出願番号 | 特願2002-194084(P2002-194084) | (71)出願人 000005 | 5108 |
| | | 株式会 | 社日立製作所 |
| (22)出願日 | 平成14年7月3日(2002.7.3) | 東京都 | 千代田区神田駿河台四丁目6番地 |
| | | (72)発明者 井口 | 慎也 |
| (31)優先権主張番号 | 特願2002-48943 (P2002-48943) 神奈川県川崎市麻生区王禅寺1099番地 树 | | |
| (32)優先日 | 平成14年2月26日(2002.2.26) | 式会社 | 日立製作所システム開発研究所内 |
| (33)優先権主張国 | 日本(JP) | (72)発明者 丸山 | 純一 |
| | | 神奈川 | 県川崎市麻生区王禅寺1099番地 株 |
| | | 式会社 | 日立製作所システム開発研究所内 |
| | | (74)代理人 100075 | 096 |
| | | 弁理士 | 作田 康夫 |
| | | | |
| | | 1 | |

(54)【発明の名称】 メモリ装置

(57)【要約】

【課題】不良領域を含む不揮発性メモリ及び揮発性メモリにおいて、効率的かつ高速な不良代替方式の実現を目的とする。

【解決手段】値を記録するメモリセルと、そのメモリセルに含まれる不良状況を記録管理する機能と、ホストシステムとのそれらの機能のインタフェースを行う機能を搭載する不揮発性或いは揮発性メモリにおいて、メモリセルを複数の領域に分割し、それぞれの領域に対して個別に不良管理を行う手段と、ホストシステムがアクセスした場合に、管理情報を参照して不良領域へのアクセスを代替する手段と、これらの手段を用いることで不良を含むメモリセルをホストシステムから見かけ上、不良が存在しないように見せる手段とを設ける。



٠

【特許請求の範囲】

【請求項1】情報を特定の単位でアクセスすることが可 能な、不良領域を含む不揮発性或いは揮発性の記録部 と、前記記録部を制御する記録部制御回路と、前記記録 部と送受信するデータを一時的に記録するバッファメモ リと、前記記録部内の前記不良領域を管理するための情 報を保存する揮発性メモリと、前記揮発性メモリの情報 を処理する不良管理回路と、ホストシステムからのアク セスを処理し、前記記録部制御回路と前記不良管理回路 に動作指示を出すインタフェース制御回路を有するメモ 10 リ装置において、

前記記録部を仮想的に複数の領域に分割して個別に管理 する手段と、

分割単位ごとにその領域内に含まれる不良領域と、今後 発生する可能性のある不良領域を置き換えるための代替 領域を確保し管理する手段と、

不良領域へ前記ホストシステムがアクセスしたときに、 前記代替領域をアクセスさせるためにアクセス先を変換 する手段とを有するメモリ装置。

【請求項2】請求項1に記載のメモリ装置において、 複数の領域に分割された各領域の先頭からの位置aが等 しいそれぞれの領域内の個々のデータブロックを、位置 aごとまとめて管理するための管理情報と、個々のデー タブロックへ消去書込の度に記録される消去書込回数と を用いて、領域m内の位置aにある特定のデータブロック の消去書込回数が一定の値に達すると、位置aに対応す る前期管理情報の値nを変化させ、その管理情報に基づ き、領域mの位置aのデータブロックへ書込む内容を、領 域n+mの位置aにあるデータブロックへ記録するする手段 を有するメモリ装置。

【請求項3】請求項2に記載のメモリ装置において、 領域mの位置aのデータブロックの内容の読み出しを行う 際、位置aの管理情報の値nを用いて、領域n+mの位置aの データブロックの内容を読み出す手段を有するメモリ装

【請求項4】請求項1に記載のメモリ装置において、 前記記録部が複数種類の不良特性を持ち、

それぞれの不良特性に応じた回路で順次代替処理を行う 手段を有するメモリ装置。

【請求項5】請求項1に記載のメモリ装置において、 前記不良管理回路が、プログラマブルシーケンサとシー ケンスを記録したROMで構成され、

前記ROMを入れ替えることで、シーケンスコードを変更 することが可能であるメモリ装置。

【請求項6】請求項1に記載のメモリ装置において、 前記不良管理回路がプログラマブルシーケンサとシーケ ンスを保持するRAMで構成され、

起動時に前記記録部からシーケンスコーを読出しシーケ ンスRAMへ保存し、前記シーケンスコードをシーケンサ を変更することが可能であるメモリ装置。

【請求項7】請求項5または請求項6に記載のメモリ装 置において、

前記記録部が複数種類の不良特性を持ち、そのうち特定 種類のみプログラマブルシーケンサで処理を行い、その 他の不良特性を専用回路で処理するメモリ装置。

【請求項8】 データを記憶するためのデータ領域と前記 データ領域を代替するための代替領域とを含む不揮発性 又は揮発性のメモリセル部と、前記メモリセル部を管理 するための管理部とを備えたメモリ装置において、

前記代替領域は、前記管理部又は前記データの読み出し 若しくは書き込みを要求するホストシステムのアクセス 単位を複数個まとめたセグメント単位で、前記データ領 域を代替するメモリ装置。

【請求項9】前記アクセス単位は、前記データの消去単 位と前記ホストシステムからの読み出し要求単位と前記 ホストシステムからの書き込み要求単位の少なくとも 1 つである請求項8に記載のメモリ装置。

【請求項10】前記アクセス単位は、複数のセクタを含 20 むブロックである請求項8に記載のメモリ装置。

【請求項11】前記メモリセル部は、前記セグメント単 位で前記データ領域と前記代替領域との対応関係を記憶 するための管理情報領域を含む請求項8に記載のメモリ

【請求項12】前記管理部は、当該メモリ装置の起動時 に、他の揮発性メモリに、前記セグメント単位で前記デ 一タ領域と前記代替領域との対応関係を含む管理情報を 生成する請求項8に記載のメモリ装置。

【請求項13】前記管理部は、前記ホストシステムから 30 の要求に応じて、前記管理情報を用いて前記データ領域 をアクセスするか又は前記代替領域をアクセスするかを 判断する請求項12に記載のメモリ装置。

【請求項14】前記管理部は、前記管理情報を用いて、 前記ホストシステムからのアクセスアドレスを、前記メ モリセル部の物理アドレスへ変換する請求項12に記載 のメモリ装置。

【請求項15】前記管理部は、前記データ領域の前記セ グメント内の一部又は全部の不良を検出した場合又は前 記データ領域から読み出された前記データの不良を検出 した場合に、前記セグメント単位で前記管理情報を更新 する請求項12に記載のメモリ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は不良領域を含む揮発 性或いは不揮発性記録部を使用したメモリにおいて、信 頼性が高くかつ高速で安価なメモリシステムの構築に関 する。

[0002]

【従来の技術】メモリ装置において、内部のメモリセル が実行する手段を有することで、前記シーケンスコード 50 へのアクセス単位が複数バイトを一まとめとしたブロッ ク単位でアクセス可能でかつ不良ブロックを含む場合、 それらを管理するために、特開2000-11677号公報に記載 のように、メモリ内に通常領域と、その領域に含まれる 不良領域を代替するためのスペア領域を設け、スペア領 域上の各ブロックと、それが代替しているデータ領域上 の不良ブロックの対応付けを管理する不良管理情報を構 成する。これによって、データ領域にアクセスした場 合、不良管理情報を参照し、アクセスアドレスが不良ブロックか判定を行い、不良ブロックの場合は、対応する スペア領域上のブロックをアクセスすることで、不良代 10 た。 替を行う。

【0003】また、特開平6-124596号公報に記載のように、データ領域上の各ブロックに物理アドレスと論理アドレスを割り当て、その対応付けを行う管理情報を用意する。そして、ホストがデータの書き込みを行う論理アドレスを指定すると、新規に消去状態のブロックへデータを記録しこの物理アドレスと論理アドレスを対応付ける。以前にこの論理アドレスに割り当てられていた物理アドレスに対応するブロック内の古いデータは消去する。

[0004]

【発明が解決しようとする課題】上記従来技術では、通常領域のアクセス時、毎回スペア領域との対応付け情報をすべて参照する必要があり、また、通常領域全域の不良ブロックを一括してスペア領域に代替するため、例えば通常領域が巨大な場合、スペア領域も巨大になり、対応付け情報も膨大になる。このため、不良検索に時間がかかる。

【0005】さらに上記従来技術では、不良ブロックが通常領域内に局所集中的に発生した場合でも、通常領域30のアクセス時、スペア領域との対応付け情報をすべて参照する必要があるため、局所集中的な不良発生が通常領域全域のアクセス時間に影響を及ぼす。さらに上記従来技術では、データの消去書込み回数を分散するために、全データブロックにおける物理アドレスと論理アドレスの対応付け情報が必要になるため、テーブル検索時間と管理情報が膨大になる。このためアクセス時間が遅くなり、大きな管理領域が必要になる。

【0006】本発明の目的は、通常領域と代替領域が巨大になり、管理情報量が増大しても、通常領域に対する 40アクセス時間の低下を抑制可能なメモリ装置を提供する。

【0007】本発明の別の目的は、通常領域内に局所集中的に不良ブロックが発生しても、その付近以外の通常領域のアクセス速度に影響を与えない高速で効率的なメモリ装置を提供する。

【0008】本発明の別の目的は、データの消去書き込み回数を分散するための管理情報を削減し、アクセス時の管理情報検索時間を削減することで、効率的に書き込みを行うことが可能なメモリ装置を提供する。

[0009]

【課題を解決するための手段】本発明の目的を達成するために、不良ブロックを含むメモリ装置において、メモリ上の通常領域と代替領域のアクセス単位であるブロックを複数個一まとめにしたセグメントを構成し、通常領域のセグメントとスペア領域のセグメントを各々一対一に対応させ管理する手段と、セグメント全域に不良が発生した場合は、代替セグメントをスペア領域に設け、セグメントごと代替セグメントへ代替する手段とを設けた。

4

【0010】本発明の別の目的を達成するために、各セグメントの先頭からのオフセット値aが等しい各セグメントのそれぞれのデータブロックをまとめて管理するための管理情報と、個々のデータブロックへ消去書込の度に記録される消去書込回数とを用いて、セグメントm内のオフセットaにある特定のデータブロックの消去書込回数が閾値に達すると、オフセットaに対応する前期管理情報の値nを変化させ、その管理情報に基づき、セグメントmのオフセットaのデータブロックへ書込む内容を、セグメントn+mのオフセットaのデータブロックの内容の読み出しを行う際、オフセットaの管理情報の値nを用いて、セグメントn+mのオフセットaのデータブロックの内容を読み出す手段とを設けた。

[0011]

【発明の実施の形態】以下、本発明の実施形態について 説明する。

【0012】図1は、本発明の不良代替処理の概念説明 図である。フラッシュメモリ100は本発明を適用する フラッシュメモリのデータ構成を示す。また、ホストシ ステム120はフラッシュメモリ100ヘアクセスする 装置を示す。フラッシュメモリ100は、図示の様に、 フラッシュメモリセル113 ヘデータを保持する。このフ ラッシュメモリセル113は、通常、複数バイトを一ま とめにしたブロックという単位で消去、書き込み、読み 出しが行われる。ブロックには、正常に使用可能な良ブ ロックと、製造時の不具合等により不良化した不良ブロ ックが存在する。本発明では、フラッシュメモリセル1 13を通常領域108と代替領域109の2種類の領域に分け て管理する。通常領域は、ホストシステムのデータを保 存する。また、代替領域は通常領域内の不良ブロックを 置き換えるために使用する。それぞれの領域において、 ブロックをn個合わせたものをセグメントと定義し、各 領域が複数のセグメントから構成されているとして扱 う。

【0013】メモリ物理アドレス102は、フラッシュメモリセル113の先頭から順次ブロックに割り当てられるアドレスである。オフセット101は各セグメントの先頭を0として割り当てられるアドレスで、各セグメントの先頭からのオフセット値を示す。

【0014】通常領域108のデータセグメントと代替領域109の代替セグメントは一対一に対応する。すなわち、データセグメントnと代替セグメントnが対応する。この対応付け情報は不良管理テーブル114へ保存される。

【0015】不良管理テーブル114は、セグメントごとの対応付け情報を保持する。すなわちデータセグメントnと代替セグメントnの対応付け情報は、セグメントn管理情報111として不良管理テーブル114へ保持される。

【0016】セグメント管理情報内のエントリ117は、 対応する代替セグメント内の各ブロックの状態を示す。 例えば、先頭エントリは、代替セグメント内の先頭ブロ ックの状態を示す。エントリを構成する情報について説 明する。良不良フラグ110は対応する代替セグメントが 良ブロックか不良ブロックかを示す。代替元論理アドレ ス112は、このエントリに対応するブロックが代替す る、通常領域内のブロックのオフセットを示す。例え ば、代替セグメント0の先頭ブロックは、データセグメ ント0内のオフセット2の不良ブロックを代替するた め、不良管理テーブル114内のセグメント0管理情報の先 頭エントリの代替元論理アドレスに0002hが記録され る。通常、オフセット101はメモリ物理アドレスと比 較して、アドレス空間が小さいため、代替元論理アドレ ス情報量は小さくなる。尚、代替処理とは、不良化した 領域に対応する正常領域を用意しておき、不良領域の変 わりにアクセスするようにすることで、正常なアクセス を保証する処理を示す。

【0017】上記構成のフラッシュメモリ100は、アドレス変換処理107を介して、ホストシステム120 30 へホスト空間123を提供する。この空間においてホスト論理アドレス121は、フラッシュメモリ100内のメモリ物理アドレス102と対応するが、アドレス変換処理107により、不良ブロックが代替されるため、ホスト空間123では全領域が良ブロックで構成される。【0018】図2はこのアドレス変換処理107の流れを示すフローチャートである。

【0019】ホストシステム120がフラッシュメモリ100へ、アクセス対象ホスト論理アドレスを送信する(ステップ201)。フラッシュメモリ100はホスト論理アドレスに対応する通常領域内のデータセグメントとオフセット値を計算する(ステップ202)。この方法として例えば、ホスト論理アドレスがメモリ物理アドレスと一対一に対応しているため、メモリ物理アドレスとデータセグメント及びオフセットの関係を利用する方法が考えられる。次に、不良管理テーブルを参照し対象データセグメントのセグメント管理情報内から、アクセスするオフセットが代替登録されていないか検索する(ステップ203、ステップ204)。代替登録されている場合は、対応する代替セグメント内の対応ブロックを指定する(ス

テップ206)。登録されていない場合は、データセグメント内の対応ブロックを指定する(ステップ205)フラッシュメモリ100が指定したブロックに対してホストシステム120がアクセスを行う(207)。以上の処理を行うことで、ホストシステム120は、フラッシュメモリ100を擬似的に不良ブロックが一切含まれないメモリとしてアクセスすることが可能になる。

【0020】本発明では、上記不良代替処理に加え、ホストシステム120からの消去書き込みを分散するため の手段を設けている。以下これについて説明する。図3はこの方式概念の説明図である。

【0021】データセグメントの各ブロックに、消去書 き込みが行われた回数を記録する。そしてウェアレベリ ング管理テーブル302を用意する。このテーブルは不 良代替後のフラッシュメモリ空間であるフラッシュメモ リ論理空間300において、データセグメントの同一オ フセットごとにセグメントシフト数というデータを管理 する。このデータは、あるセグメントのオフセットに対 応すべきデータが、異なるセグメントの同一オフセット 20 に存在する場合、そのセグメント数の差分を記録する。 すなわち、セグメントNのオフセットnにあるべきデータ が、セグメントN+Mのオフセットnに存在する場合、セグ メントシフト数はMになる。また、この値は、全セグメ ントの同一オフセットに対応するため、例えば、オフセ ットnのセグメントシフト数が1の場合、全セグメント のオフセットnの値が1セグメント分ずれていることを示 す。

【0022】以下、これらの情報を利用した消去書込み分散について説明する。

【0023】図3のステップ1は、ホストシステム12 0がフラッシュメモリ100へ消去書き込みを行う前の 状態である。ホストシステム120がデータセグメント 1のオフセット1のデータBの更新をフラッシュメモリ10 0へ指示するとデータBの書込み回数が1増加する。こ のとき、データBの書込み回数が書込み分散処理を起動 する閾値mに達すると、フラッシュメモリ100は、ウ ェアレベリング管理テーブル302内のセグメントシフ ト数304の値を更新する。この値の更新方法として は、単に1を加える方法、全セグメントの同一オフセッ ト内で一番書込み回数が少ないブロックへデータBのデ ータが格納されるようにオフセット値を計算する方法な どが考えられる。本例では、現在の値に1を加えた場合 を示している。この結果、ステップ3に示すように、全 セグメントのオフセット1に存在するデータが全て1セ グメント分後方にシフトされて記録し直される。この結 果、データBの更新が集中しても、内部的には複数のブ ロックに対して分散して書き込まれるため、消去書込み の分散処理を実現できる。また、全セグメントの同一オ フセットに対して、1つのセグメントシフト数を用意す 50 ればよいため、ウェアレベリング管理テーブル302サイ

ズを削減することが可能になる。

【0024】図4は、本発明を適用した不揮発性メモリ 400の内部構成の一例を示している。当該メモリ装置 401は、ホストシステム440とホスト I/F441を 介して接続される。ホスト]/F441はJ/F切り替え信号 437によって切り替えることが可能である。ホストI/ F441の例としては、NAND形/AND形フラッシュメモリI /F、SRAMI/F SDRAM I/Fが考えられる。

【0025】不揮発性メモリ400は、ホストシステム トシステム440との間でI/F制御を行うI/F制御部43 0、情報の記録を行うメモリセル部401、メモリセル 部401内の不良ブロック管理を行う管理部410から 構成される。尚、管理部410はメモリセル部401の 分散書き込み処理などの制御を行う場合もある。

【0026】I/F制御部420とメモリセル部401はA ND I/F-1 431、およびAND I/F-2 432で接続さ れている。ここでAND I/FはAND形フラッシュメモリ制御 用I/F仕様のことを示す。尚、このI/FはNAND形フラッシ ュメモリ制御用 I/F等、その他の I/Fを適用することも可 20

【0027】メモリセル部401はホストシステム44 Oから直接AND I/F-1 431を介して制御することも 可能である。

【0028】管理部410はI/F制御部430と専用I/ F 435で接続されている。また、メモリセル部40 1 をAND I/F-3 433を介して制御可能な上、メモリセ ル部401のバッファ405上のデータをSRAM I/F 4 3 4を介 して直接アクセスすることも可能である。

【0029】制御部403は、さらに不揮発性記録媒体 30 であるフラッシュメモリセル402、フラッシュメモリ へ書き込むデータを一時的に記録するSRAMで構成された バッファ 4 0 5 、 AND I/F 4 0 7 を介した外部回路か らの指示により、バッファ405とフラッシュメモリセ ル402を制御する制御部403、制御部403への制 御信号を切り替える切り替え部404から構成される。 【0030】図5は、管理部410の構成の一例を示し ている。

【0031】ECC(Error correcting code;エラー訂正 符号)506はメモリセル部401ヘデータ書き込む際 にはECCを生成して付加し、データを読み出す場合にはE CC計算を行い、エラー検出訂正を行うことで、データの 信頼性を高めるために使用される。

【0032】I/Fレジスタ505はI/F制御部420と の間で情報を送受信するために使用される。

【0033】プログラマブルシーケンサ500は管理部 4 1 0 内の各回路を制御し代替処理などのシーケンス処 理を実行する。

【0034】シーケンスROM501は、プログラマブル

る。ここに記録されるシーケンスコードを変更すること で様々な処理を追加、変更することが可能である。ま た、シーケンスROM501の変わりに、シーケンスRAMを 搭載し、不揮発性メモリ400起動時にメモリセル部か らシーケンスコードを読み込み可能にすることで、不揮 発性メモリが製造された後も、フラッシュメモリセル4 02に記録されているシーケンスコードに改変を加える ことが可能になる。

【0035】Work RAM502は、プログラマブルシーケ 4 4 0 とのI/Fを切り替えるI/F切り替え部 4 3 7、ホス 10 ンサ 5 0 0 が一時的に値を保存したり、メモリセル部 4 01管理用の管理データを保持するために使用される。 【0036】制御レジスタ群503は前述処理に特化さ れた制御用レジスタ群が格納される。これはプログラマ ブルシーケンサ500が動作中に使用する。

> 【0037】図6は、不揮発性メモリ400のアドレス 構成を示す。

> 【0038】不揮発性メモリ400最下位アドレスを 「0000」、ホストシステム440がアクセス可能な 上限値をHMAX602と定義する、この領域は前述の通常 領域108に対応する。この領域は複数の同一の大きさ を持つデータセグメントから構成される。不揮発性メモ リ400の最上アドレスをFMAX603と定義する。HMAX 602からFMAX603の間を管理領域601と定義す る。管理領域601はさらに3種の領域に分割される。 代替領域612は、複数の代替セグメントから構成され る。各代替セグメントサイズは、データセグメントに含 まれる不良ブロック数及び発生が予測される不良ブロッ ク数に最適化された大きさになるため、各代替セグメン トごとにサイズは異なる。この領域は、全データセグメ ントに共通で使用する。管理テーブル領域613は、前 述の不良管理テーブル114及びウェアレベリング管理 テーブル302を保持する領域である。

【0039】図7は管理テーブルの構成例を示してい

【0040】管理テーブル701は、不良管理テーブル 701とウェアレベリング管理テーブル706から構成 される。不良管理テーブル701は、図1で示した不良 管理情報を格納する。セグメントスワップ情報702 は、セグメント内の全てのブロックが不良化した場合 に、其のセグメント自体を別のセグメントで代替する場 合の情報を格納するために使用される。これは、下記情 報から構成される。不良セグメントアドレス709:不良 化したセグメントの番号を記録する。代替先セグメント アドレス710:このセグメントを代替するセグメントの 番号を記録する。

【0041】代替セグメントオフセット711と代替セ グメント情報715は、代替セグメントの情報を管理す る。代替セグメントのサイズは対応するセグメントの不 良ブロック数に応じて代替セグメントごとに可変長にな シーケンサ500が実行するシーケンスコードを記録す 50 るため、管理データ自体も可変長になる。したがって、

代替セグメントオフセット情報711で代替セグメント 情報715上のセグメント毎の不良管理データの先頭位 置を示し、エントリ数714でセグメント内に含まれる 不良代替用ブロック数を示す。このエントリ数714 は、前述のセグメント毎の不良プロック数計算手段を用 いて計算された値を使用する。不良管理データ自体は、 代替セグメント情報715内に置かれ、各セグメントに 対応するデータは、先頭に管理アドレス空間上のこのセ グメントに対応する代替セグメントの先頭アドレス71 6、その後には、代替セグメントに含まれるブロックの 10 属性がエントリ717として記録される。例えば、代替 セグメントの先頭ブロックの情報はエントリ 0 に記録さ れる。エントリの内容としては、例えば、代替セグメン トの先頭からのオフセット値、このブロック自体が正常 か不良かの判定フラグなどが考えられる。

【0042】ウェアレベリング管理情報718は、ウェ アレベリング管理テーブルに保存される。この情報は、 全データセグメントのオフセットごとの前述のセグメン トシフト数を記録する。

【0043】以上で述べた構成を用いた不揮発性メモリ 20 400の基本動作の一例を説明する。

【0044】図8は、不揮発性メモリ400起動時の動 作例を示すフローチャートである。

【0045】電源が挿入されると各回路が初期化される (ステップ801)。初期化が完了すると I/F制御部42 0が初期化コマンドを管理回路 4 1 0内のプログラマブ ルシーケンサ500に発行する(ステップ802)。プ ログラマブルシーケンサ500は、管理部410内の設 定情報を初期化し、初期管理テーブル読み込み位置を設 定する(ステップ803)。初期化処理が終了すると、プ 30 ログラマブルシーケンサ500は、管理テーブル読込コ マンドをメモリセル部401に発行する(ステップ80 5)。メモリセル部402はフラッシュメモリセル40 1よりデータ読み出しを行う(ステップ806)。その 後、メモリセル部401と管理部410のプログラマブ ルシーケンサ500は管理テーブル情報を管理部410 内のWorkRAM 5 0 2 へ転送する(ステップ 8 0 7)。プロ グラマブルシーケンサ500は、管理テーブル情報を検 査し(ステップ808)、このテーブルが使用可能なら処 理を終了する。もし、管理テーブル情報が不良なら、次 40 のアクセスアドレスを設定して、管理テーブル読込以下 の手順を繰り返す(ステップ804)。

【0046】図9は、不揮発性メモリ400からのデー タリード時の動作例を示すフローチャートである。ホス トシステム440がリードコマンドを不揮発性メモリ4 00へ発行すると、I/F制御部420がコマンドを受け る(ステップ900)。同様にホストシステム440が リードアドレスSAを不揮発性メモリ400へ発行する (ステップ901)。 I/F制御部420はリードアドレス

Aを管理部410のプログラマブルシーケンサ400へ 発行する(ステップ902、ステップ903)。リードコ マンドを受け取った管理部500はリードアドレスSAか らセグメント番号とオフセット値を抽出した後、ウエア レベリング処理を行いアクセス先アドレスを計算する (ステップ904)。続いて、管理テーブル700から対 応するセグメント情報を選択する(ステップ905)。こ の後、代替セグメント情報715と先に計算したオフセ ット値を比較し、不良ブロック検索を行う(ステップ9 06)。比較の結果、SAが不良ブロックを示していれ ば、対応する代替アドレスをSA'にセットする(ステップ 907)。もし正常ブロックを示していれば、SAをSA'に 代入する(ステップ908)。管理部410は、リードコ マンドをメモリセル部110に発行し(ステップ90 9)、続いてSA'をメモリセル部401へ発行する(ステ ップ910)。メモリセル部401はSA'をアクセスアド レスとしてフラッシュメモリセル401からデータ読出 を行う(ステップ911)。データリードが完了する と、メモリセル部401は、データリード完了を I/F制 御部420へ通知する(ステップ912)。この方法とし ては、例えばメモリセル部401がレディビジー信号を 出力し、処理中はビジーを通知し、処理が終了すればレ ディーを通知する方法が考えられる。続いて、1/F制御 部420はメモリセル部110からデータリードを行い (ステップ913)、そのままホストシステム440へ データ転送を行う(ステップ914)。

【0047】ホストシステム440と不揮発性メモリ4 01のアクセス調停について、もし不揮発性メモリ40 1 ヘデータリードコマンドを発行してから、データ転送 を開始するまでの間が一定時間なら、ホストシステム4 40はその待ち時間をカウンタなどでカウントすること が可能である。もし可変なら、レディビジー信号を不揮 発性メモリ40が出力しホストシステム440がその信 号をモニタリングする方法等が考えられる。

【0048】図10は、不揮発性メモリ400へのデー タライト時の動作例を示すフローチャートである。

【0049】ホストシステム440がライトコマンドを 不揮発性メモリ400へ発行すると、1/F制御部420 がコマンドを受ける(ステップ1000)。同様にホス トシステム406がライトアドレスSAを不揮発性メモ リ400へ発行する(ステップ1001)。 続いてホスト システム440はライトデータを不揮発性メモリ400 へ転送する(ステップ100·2)。このデータは1/F制御 部420を介してメモリセル部401へ送信されメモリ セル部401内のバッファへ保存される(ステップ10 03)。ホストシステム440からのデータ転送が終了 すると、I/F制御部420はライトコマンドとライトア ドレスSAを管理部410へ発行する(ステップ100 4、ステップ1005)。 ライトコマンドを受け取っ SAを受け取ると、リードコマンドとリードアドレスS 50 た管理部410は、ライトアドレスSAからセグメント番

けて領域ごとの特性を管理するため、大容量で不良領域 を含むメモリの不良管理を小容量の管理情報で効率よく 管理することが可能になる。

号とオフセット値を計算した後、管理テーブル700か ら対応するセグメント情報を選択する(ステップ100 6)。この後、セグメント情報と内部アドレスのオフセ ット値を比較し不良ブロック検索を行う(ステップ10 07)。比較の結果、SAが不良ブロックを示していれ ば、対応する代替アドレスをSA'にセットする(ステップ 1010)。もし正常ブロックを示していれば、SAをSA' とする(ステップ1009)。管理部410は、SA'をメ モリセル部110へ発行する(ステップ1011)。続い て管理部410は、ライトコマンドをメモリセル部40 10 1に発行する(ステップ1012)。ライトコマンドを受 け取ったメモリセル部401はSA'をライトアドレスと して、フラッシュメモリセル401へ、バッファに保持 されているホストシステム440から転送されたライト データの書き込みを行う(ステップ1013)。もし、 ライトエラーが発生すると、メモリセル部401は管理部 4 1 0 ヘエラー報告を行い(ステップ1015)、管理部 4 1 0は、このライトアドレスが示すブロックSA'を不良ブ ロックとして管理テーブルに登録する(ステップ101 4)。そして、管理テーブルを管理領域に保存し(ステッ 20 プ1016)、次に書き込むべきアドレスを計算してデ ータライト処理を再実行する。このとき、通常、書き込 むべき次のアドレスは、ライトエラーが発生したアドレ スの次を使用するが、何らかの予測手段を用いて算出を 行ってもかまわない。

【0053】また、アクセス時に行うアクセスアドレス と、不良アドレスの検索比較処理の時間を、短縮するこ とが可能になる。

【0050】メモリセル部401がデータライト実行後 (ステップ1017)。正常終了した場合は、I/F制御部 420を介してホストシステム440ヘライト完了を通 知する(ステップ1017、ステップ1018)。ホスト システム440への通知方法としては、例えば、ステー 30 タスを送信する方法等がある。またライトコマンドを不 揮発性メモリ400へ発行してから、ライト完了の通知 が戻ってくるまでの間のホストシステム440と不揮発 性メモリ400との間での待ち制御方法として、前述同 様、レディビジー信号を不揮発性メモリ400が出力 し、ホストシステム440がその信号をモニタリングす る方法が考えられる。

【0054】また、局所集中的な不良が発生した場合 も、その不良を含む領域以外の領域に対するアクセスを 行う場合、アクセスアドレスの不良、正常判定に必要な 時間を削減できる。さらに、書込み回数をブロックごと に管理し、局所集中的な消去書き込みを分散させる機能 を少量の管理データで実現することが可能となる。

【0051】なお、本発明で示した不揮発性メモリ40 0は一例であり、不良を含む揮発性メモリの代替処理方 式としても本方式を適用することが可能である。この場 40 合は、管理情報のみ別途外部から起動時に管理部410 へ読み込むか、管理情報用の不揮発性メモリを搭載する ことで対応することが可能になる。また、不揮発性メモ リ400として半導体メモリだけでなく、例えば磁気デ ィスクなどにおいても、本方式を適用することが可能で ある。また、本発明で示した構成は、揮発性或いは不揮 発性メモリと、それを制御するコントローラを一つのパ ッケージにした製品にも適用可能である。

【図面の簡単な説明】

【図1】本発明の概念説明図である。

【図2】本発明の処理の流れを示すフローチャート図で

【図3】本発明の概念説明図である。

【図4】本発明を適用した不揮発性メモリ構成例を示す 図である。

【図5】本発明を適用した不揮発性メモリ構成例を示す 図である。

【図6】本発明を適用した不揮発性メモリのメモリマッ プの一例を示す図である。

【図7】本発明を適用した不揮発性メモリの管理テーブ ルの構成例を示す図である。

【図8】本発明を適用した不揮発性メモリの初期起動時 の動作例を示す図である。

【図9】本発明を適用した不揮発性メモリのデータリー ド時の動作例を示す図である。

【図10】本発明を適用した不揮発性メモリのデータラ イト時の動作例を示す図である。

【符号の説明】

100…フラッシュメモリ、101…オフセット、10 2…メモリ物理アドレス、103…ブロック、104… ブロックの状態、105…データセグメント、106… 代替セグメント、107…アドレス変換処理、108… 通常領域、109…代替領域、110…良不良フラグ、 111…セグメントN管理情報、112…代替元論理ア ドレス、113…フラッシュメモリセル、114…不良 管理テーブル、117…登録エントリ、120…ホスト システム、121…ホスト論理アドレス、122…ブロ ックの状態、123…ホスト空間、300…フラッシュ メモリ論理空間、301…書換回数、302…SRウェ アレベリング管理テーブル、303…オフセット値、3 04…セグメントシフト数、400…不揮発性メモリ、 401…メモリセル部、402…フラッシュメモリセ ル、403…制御部、404…切替部、405…バッフ 7, 406...SRAM I/F-3, 407...AND I/F, 408...S RAM I/F-2、4 1 0…管理部、4 2 0…I/F制御部、4 3 【発明の効果】本発明によれば、メモリを複数領域に分 50 0 ···1/F制御部、431···AND 1/F-1、4 3 2 ···AMD 1/F-2、

[0052]


433…AND 1/F-3、434…SRAM 1/F、434…I/F切替信号、440…ホストシステム、441…ホストI/F、500…プログラマブルシーケンサ、501…シーケン*

*スROM、502…WorkRAM、503…制御レジスタ群、505…I/Fレジスタ、506…ECC、700…管理テーブル構成例

【図1】 【図2】 図2 ה+ איני מהנבר ר カストシステム ブロック 103 101 tt 20-104 オフセット 木ストシステム 120 フラッシュメモリ 100 105 データ セグメント0 開始 開始 ホスト倫理アドレス送信 ホスト論理アドレスに対応する セグメントとオフセットを計算 アドレス要換処理。 ・ 107 不良管理テーブル参照 Yes 不良ブロックを示している? No ータセグメント内の ホスト空間 123 代替セグメント内の ブロックを指定 ブロックを指定 207 セグメント0 管理情報 ブロックヘアクセス -0001h 代替。 セグメント1 セグメントコ 管理情報 /112 代替元論理アドレス (株子) (終了 117 كالمنت 代替セナメントト 【図5】 不良管理テ


₽ ^ 434 410 管理部 501 506 ECC 500 ROM プログラマブル 502 Work RAM 505 435 503 制御 レジスタ群

図5




【図6】

⊠6




【図4】




【図8】


図8



【図7】



【図9】



フロントページの続き

(72)発明者 中村 剛

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体グループ内

(72)発明者 小堺 健司

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体グループ内

(72)発明者 角田 元泰

神奈川県川崎市麻生区王禅寺1099番地 株

式会社日立製作所システム開発研究所内

F ターム(参考) 5B018 CA04 CA06 HA01 HA35 KA01

KA14 NA06 QA14 QA15 RA03

5B025 AA01 AD13 AE05 AE08

5L106 AA10 BB12 CC16 CC32 FF04

FF05 GG05